PAT-NO:

JP405335313A

DOCUMENT-IDENTIFIER:

JP 05335313 A

TITLE:

MANUFACTURE OF INDIUM BUMP

PUBN-DATE:

December 17, 1993

INVENTOR-INFORMATION:

NAME

YAMAGUCHI, KOICHI SAKAMOTO, TOSHIRO

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP04137353

APPL-DATE:

May 29, 1992

INT-CL (IPC): H01L021/321

US-CL-CURRENT: 438/614, 438/FOR.343

#### ABSTRACT:

PURPOSE: To form uniformly the diameter and height of a bump with out

spoiling advantages of a pedestal structure right under an indium bump by

leaving a part of an indium layer through patterning on the pedestal structure,

melting the indium layer on the pedestal structure and making it into a round shape.

CONSTITUTION: Thick resist film 16 is coated on the surface of a semiconductor substrate 11 provided with a plurality of an electrode 13, and an

opening is provided at the position corresponding to the electrode 13. Metal
25 is plated in the opening in a pedestal structure, and an indium layer 8 is
formed on the whole surface of the semiconductor substrate through vacuum vapor
deposition. To leave a part of the indium layer 8 on the pedestal structure
and to make patterning it, the indium layer 8 on the pedestal structure is melt
and shaped round, and an indium bump having pedestal structure is obtained. As
a result, the indium bump having an excellent uniformity can be obtained with
no new facilities and techniques.

COPYRIGHT: (C) 1993, JPO&Japio

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

### (11)特許出願公開番号

# 特開平5-335313

(43)公開日 平成5年(1993)12月17日

(51)Int.Cl. <sup>5</sup> H 0 1 L 21/321	識別記号	庁内整理番号	FI	技術表示箇所
		9168—4M 9168—4M	H01L 21/92	F D


		番査前水 未請求 請求項の数1(全 5 負)
(21)出願番号	特顧平4-137353	(71)出願人 000003078 株式会社東芝
(22)出顧日 平成	平成4年(1992)5月29日	神奈川県川崎市幸区堀川町72番地 (72)発明者 山口 幸一
		神奈川県川崎市幸区小向東芝町1番地 株式会社東芝小向工場内
		(72)発明者 坂本 敏朗 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝小向工場内
		(74)代理人 弁理士 大胡 典夫


#### (54)【発明の名称】 インジウムバンプの製造方法

#### (57)【要約】

【目的】 インジウムバンプ直下のペデスタル構造の利 点を損うことなくバンプ径、バンプ高さが均一に形成で きるインジウムバンプの製造方法を提供する。

【構成】 複数の電極を備えた半導体基板の一主面上に レジスト厚膜を塗布し前記電極に対応する部位に開孔を 設ける工程と、前記開孔にペデスタル状に金属をめっき 形成する工程と、真空蒸着法によって全面にインジウム 層を形成する工程と、前記インジウム層の一部を前記ペ デスタル上に残置パターニングする工程は、前記ペデス タル上のインジウム層を溶融し球状化する工程を具備す ることを特徴とするペデスタル付インジウムバンプの製 造方法。





#### 【特許請求の範囲】

【請求項1】 複数の電極を備えた半導体基板の一主面上にレジスト厚膜を塗布し、前記電極に対応する部位に開孔を設ける工程、前記開孔にペデスタル状に金属をめっき形成する工程、真空蒸着法によって全面にインジウム層を形成する工程、前記インジウム層の一部を前記ペデスタル上に残置パターニングする工程、および前記ペデスタル上のインジウム層を溶融し球状化する工程を具備する事を特徴とするペデスタル付インジウムバンプの製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はインジウムバンプの製造 方法に係り、半導体基板の電極上に設けられて他の半導 体基板上もしくは回路基板上の電極と圧接接続して両者 の電気的、機械的接続を得るインジウムバンプの製造に 提供されるものである。

#### [0002]

をシンターする。

【従来の技術】図4~図7に従来のインジウムバンプの製造方法を示す。なお、実際の素子では、複数のインジ 20 ウムバンプが一次元又は二次元に配列され形成されるが、説明を簡単にする為に1バンプ分を抽出してある。【0003】まず、シリコン基板11に形成された機能素子(図示は省略)、基板上の絶縁膜12の信号入力部又は出力部に対応した位置に設けられた貫通孔、そしてこの貫通孔を介して信号入力部又は出力部と電気的に接続されて成る電極13を有するウェファ(図4(a))上にチタン層14、銅層15を各々0.1μm、1μmの厚さに真空蒸着法により被着する(図4(b))。【0004】次にフォーミングガス中にて420℃20 30分程度の熱処理を施し、上記電極13とチタン膜14と

【0005】次に、ポジ型厚膜レジストであるTF-20 16(商品名、東京応化製)を5μm~7μmスピンコートし、光蝕刻プロセスによって信号入力部又は、出力部に対応した部分のレジストに開孔16aを設ける(図5(a))。

【0006】次に、上記銅膜15を陰極電極としてレジストの開孔部16aに電気めっきによって5~7μm厚に銅めっき層25を選択的に形成しペデスタル状にする 40 (図5(b))。次いでニッケル層17を0.5~1μm厚に電気めっきを施し(図5(c))、更にインジウムを約7μm厚電気めっきを施してインジウムバンプ18を形成する(図6(a))。なお、ここでのNiめっきはインジウムと銅のバリヤとして作用する。

【0007】次に、選択めっきに用いたレジスト16を除去し、銅の蒸着膜15を露出し、この銅の膜15及びその下のチタン膜14をエッチ除去する事により電気的に独立した複数のインジウムバンプを得る(図6(b))。

【0008】次にダイシング等の手段によりチップとした後、チップ表面全体にロジン系フラックスを塗布し、熱板上で180℃~190℃の加熱を施してインジウムを溶融し、インジウムの表面張力を利用し球状化する。次いで有機溶剤によりフラックスを洗浄除去し、圧接接

続に供される球状化インジウムバンプ28を形成する (図7)。

【0009】以上説明した従来法によるインジウムバンプ製造法には、最終形状が銅のペデスタル上にNiバリ 10 ヤを介してインジウムバンプが球状化されるという利点がある。すなわち蒸着した銅の厚さに加えめっき法により形成した銅の厚さ分はインジウムと半導体基板間のスペーサーとしての作用を有し、圧接時にインジウムが変形してもインジウムと半導体基板と接触することがなく、いたずらに電気容量を増すという事態を回避出来る。

#### [0010]

【発明が解決しようとする課題】上記従来の製造法には 次に述べるインジウム電気めっきの特異性による不具合 がしばしば発生する欠点がある。上記製造法のうち銅、 ニッケルの電気めっきは非常にスムーズに進行するが、 インジウム電気めっきはめっきの核の形成が一様に速や かに形成されず、下地金属から上方 (厚みの増す方向) へのめっき進行よりも下地金属の周辺部から外方向へ進 行する方が早い。しかも必ずしも等方性は有しない。従 ってめっきされたインジウム量の個々のバラツキが大き いという結果を生じる。従って、後工程でのインジウム の球状化のバンプ径、高さも必然的にバラツキを有し、 圧接時の単位面積当りの圧力、インジウム変形量にも波 及し、圧接(着)性に大きな影響をもたらす。極端な場 合、バンプ径が小さい(必然的にバンプ高さも低い)も のは電気的接続が不十分もしくは動作中に接触劣化を生 じるという致命的な不具合がある。

【0011】また、上記インジウム電気めっきはやり直 しが困難であるので、歩留低下、ロットアウト等の経済 的損失が大きい欠点がある。

【0012】本発明は上記事情を考慮してなされたもので、インジウムバンプ直下のペデスタル構造の利点を損うことなくバンプ径、バンプ高さが均一に形成できるインジウムバンプの製造方法を提供する事を目的とする。 【0013】

【課題を解決するための手段】本発明に係るペデスタル付インジウムバンプの製造方法は、複数の電極を備えた半導体基板の一主面上にレジスト厚膜を塗布し前記電極に対応する部位に開孔を設ける工程と、前記開孔にペデスタル状に金属をめっき形成する工程と、真空蒸着法によって全面にインジウム層を形成する工程と、前記インジウム層の一部を前記ペデスタル上に残置パターニングする工程と、前記ペデスタル上のインジウム層を溶融し50 球状化する工程を具備することを特徴とする。また、ペ

デスタルを形成するめっき金属が基板側から銅、ニッケ ルであることを特徴とする。

[0014]

【作用】本発明によれば、ペデスタル構造で均一性に優 れたインジウムバンプを得ることができる。

[0015]

【実施例】(実施例1)以下、本発明の一実施例につい て一部の図2、および図1を参照して説明する。

【0016】本発明では従来の銅、ニッケルの電気めっ きまでの工程、すなわち図4(a)~5(c)によって 10 【0022】本発明のインジウムバンプの製造法では、 説明された従来の工程を援用し、説明を省略する。

【0017】上記ニッケル電気めっき終了後、真空蒸着 装置にウェファをセットし、インジウム層8を約5μm の厚さ全面蒸着する(図1(a))。この時インジウム 層8はレジスト上にも蒸着されるが、レジストの劣化の 恐れは皆無である。

【0018】次にレジスト層26を塗布し光蝕刻プロセ スによって、バンプ形成に必要な部分を除きエッチング を施し、インジウム層38を形成する(図1(b))。 【0019】次に選択めっきに用いた厚いレジスト層1 20 定すると、真球の体積は 6を除去する(図2(a))。

【0020】次に銅層15およびチタン層14にエッチ\*

 $V = \frac{4}{3}\pi r^3 = \frac{\pi}{6}D^3$  (r: \*\text{r} : \text{D} : \text{\text{a}}(\text{E})

である。今、真球とした球の直径(高さも)が30μm ※【数2】 必要であるとするとインジウムの体積は

 $V = \frac{3.14}{c} \times (30 \,\mu \,\mathrm{m})^3 = 14130 \,\mu \,\mathrm{m}^3$ 

である。一方、バンプピッチが60μmであるとする と、光蝕刻技術で問題なく実施出来るスペース(レジス トとレジストの間隔)は5μmあれば十分であり、イン ジウムを残すパターン寸法は55μmの正方形が可能で★

★ある。従って、上記した真球の体積を55μmの面積で 割ると、インジウムの厚さ(t:次式)が得られ 【数3】

$$t = \frac{14130 (\mu m)^3}{55 (\mu m) \times 55 (\mu m)} = 4.7 \mu m$$

となる。結局、約5µm厚にインジウム層を蒸着し、一 辺が55µmの正方形の残置パターンを形成する事が必 要となるが、これらは現在の公知の技術で十分達成出来 40 るものであり、本発明の実施は極めて容易に達成できる ことが明らかである。

【0025】なお、実際にはインジウム直下には下地金 属(本発明の場合は銅ペデスタル上のニッケル)がある 面積をもって存在する為、真球にはならないが、球状化 バンプの高さは上記寸法を当てはめても20μm以上に 得られるので、バンプ圧接には十分である。

[0026]

【発明の効果】本発明によれば、新規な設備、技術を必 要としないで均一性の良いインジウムバンプを提供出来☆50 【図5】(a)ないし(c)は従来例につき「図4」に

☆る。しかも従来法の利点であるペデスタル構造を損う事

【図面の簡単な説明】

【図1】(a)および(b)は本発明の一実施例につき その一部を工程順に示すいずれも断面図、

【図2】(a) および(b) は本発明の一実施例につき 「図1」に続いてその一部を工程順に示すいずれも断面

【図3】本発明の一実施例につき「図2」に続いてその 一部を工程順に示す断面図、

【図4】(a)および(b)は従来例につきその一部を 工程順に示すいずれも断面図、

\*ングを施しペデスタル部分以外の部分を除去する(図2 (b)).

【0021】次にダイシング等の手段によりチップとし た後、チップ表面全体にロジン系フラックスを塗布し、 熱板上で180℃~190℃の加熱を施してインジウム を溶融し、インジウムの表面張力を利用して球状化す る。次いで有機溶剤によりフラックスを洗浄除去し、圧 接接続に供される球状化インジウムバンプ28を形成す る(図3)。

問題の多いインジウムメッキを避け、蒸着-パターニン グというプロセスで形成する為に、パンプの体積を均一 なものとする事が出来る、従って球状化後のインジウム バンプの径、高さも必然的に均一となる特徴があり、従 来法の欠点を除去出来る。

【0023】そして、蒸着ーパターニング法で得られる インジウムの体積で球状化した後のバンプの必要な寸法 が得られる可否について、以下説明する。

【0024】例えば球状化したバンプが真球であると仮

【数1】

もない。

5

続いてその一部を工程順に示すいずれも断面図、

【図6】(a)および(b)は従来例につき「図5」に 続いてその一部を工程順に示すいずれも断面図、

【図7】従来例につき「図6」に続いてその一部を工程 順に示す断面図。

#### 【符号の説明】

- 8 インジウム層
- 11 シリコン半導体基板
- 12 絶縁膜
- 13 電極


14 チタン層

- 15 銅層
- 16 (厚膜) レジスト
- 16a レジストの開孔
- 25 めっき層(めっき)銅層
- 17 (めっき) ニッケル層
- 18 インジウムバンプ
- 28 球状化したインジウムバンプ
- 38 インジウムの蒸着層

10

**-**---


【図1】



- 8 In藤着バンプ
- 11~ショッツ芸領
- 1.2 絶縁闘 1.3 電極
- 14 Ti用
- 15 斜層
- 16 ポジ型写膜レジスト 17 ニッケル風
- 25 煩めっき層


【図2】

6




38 『 n 無着パンプ

(6)





【図3】





28 球状化インジウムパンア


【図4】




















28 球状化インジウムバンプ